SALSWIFT®1 SF102 开发板应用例程使用指南

1 术语/缩略词

FPGA®（以下简称 FPGA）	：Field Programmable Gate Array	现场可编程门阵列
TangDynasty®（以下简称 TD）	：Tang Dynasty	安路 FPGA 编程软件
JTAG	：Joint Test Action Group	联合测试工作组

2 关于本手册

SALSWIFT®1（以下简称 SF1）系列 FPGA SF102 开发板是一款基于 SF1S60CG121I 器件的 Demo 板，本文档为 SF102 开发板提供演示的例程以及这些例程的使用说明。文中对每个例程的功能、工程文件、移植注意事项等方面，都做了详细阐述。在本文档中，SF102 开发板特指安路科技 SF102_V2.0 DEMO 板。

本文共提供了 5 个例程，具体例程列表见表 3-1-1。对于 SF1 系列 FPGA 器件的特性和使用方法，请参考《安路科技 SF1 系列 FPGA 数据手册》以及 SALSWIFT®1 系列 FPGA 各个模块相应的用户手册。

3 SF102 开发板功能简介

SF102 开发板主芯片为 SF1S60CG121I 器件，该器件提供丰富的 IO 接口和内部功能，包含 6K 逻辑资源、CPU 硬核、MIPI 硬核、大容量 PSRAM 存储资源及其 PSRAM 硬核控制器。

SF102 开发板实物如图 3-1-1 所示。



图 3- 1-1 SF102 开发板正面照片

SF102 开发板的相应功能和外设如下：

➢用户 IO，包括 8 对差分 IO

➢RISC-V 硬核调试加载接口

➢CH341T USB 转 UART 接口

➢FPGA JTAG 调试加载接口

➢MIPI DPHY0 硬核扩展接口

➢MIPI DPHY1 硬核扩展接口

➢MIPI DPHY2 软核扩展接口

➢3 个用户按键

➢3 个用户 LED

➢0.91 寸 128*32OLED 显示屏

➢蜂鸣器

➢1 路 TF 卡接口

3.1 SF102 开发板应用例程简介

本文基于 SF102 开发板，共提供 5 个 DEMO 工程。具体演示项目如下表所列。

表 3-1- 1 例程列表

项目	例程功能
例程 1	MIPI DSI 硬核驱动 1200*1920 显示屏
例程 2	CPU 通过 AHB 总线访问 FPGA
例程 3	动态图片显示
例程 4	128*32 OLED 点阵屏显示
例程 5	CPU 通过 FPGA 加速神经网络相关计算

以下将分别对每个例程的功能和演示目的进行简要说明。

3.1.1 MIPI DSI 硬核驱动 1200*1920 显示屏

功能概括：通过 SF1 内置 DSI 硬核驱动一块 10 寸 1200*1920 分辨率的 LCD 显示屏。

功能说明：通过 CPU 配置 DSI 的工作模式，然后通过 DSI LP 通道配置显示屏，配置完成后 FPGA

发送测试图像数据给 DSI，驱动显示屏显示。

3.1.2 CPU 通过 AHB 总线访问 FPGA

功能概括：CPU 通过 AHB 总线读写 FPGA 侧的寄存器。

功能说明：CPU 通过 AHB 总线联通 FPGA，可以读写 FPGA 侧的寄存器，完成对 FPGA 部分功能的控制。

3.1.3 动态图片显示

功能概括：实现动态显示多幅图片。

功能说明：CPU 把多幅图片从 SD 卡中读取存储到 PSRAM 中，FPGA 把多幅图片按照顺序从 PSRAM 中读取出来，以画中画的方式和视频源叠加，通过 DSI 发送给 LCD 显示屏显示。

3.1.4 128*32 OLED 点阵屏显示

功能概括：CPU 驱动 128*32 OLED 点阵屏显示图片。

功能说明：CPU 通过通过模拟 IIC 驱动 128*32 OLED 点阵屏显示图片。

3.1.5 卷积神经网络加速器

功能概括：CPU 通过 AHB 总线配置 CNN 协处理器进行加速。

功能说明：CPU 通过 AHB 总线联通 FPGA，可以配置 FPGA 侧的 CNN 协处理器进行运算。CPU 通过轮询或中断的方式获取计算结果。

4 AP103 开发板例程详细说明

下文针对每个例程进行详细介绍和说明。对于每个例程，分为“环境描述”，“功能描述”，“演示方法”以及“工程文件”四个部分。其中，“环境描述”是介绍例程使用之前，需要准备的软件及其设置方法，硬件外设需求及连接和设置方法；“功能描述”是介绍 FPGA 设计方法，设计原理和注意事项（如有）；“演示方法”介绍 DEMO 工程演示的具体操作步骤，预期得到的结果和分析判断方法；“工程文件”是通过表格的形式介绍工程的一些重要属性。

4.1 MIPI DSI 硬核驱动 1200*1920 显示屏

4.1.1 环境描述

显示屏和 SF102 开发板连接关系如下图所示。

图 4- 1-1 显示屏与开发板连接

4.1.2 功能描述

本例程利用 CPU 通过 APB 总线配置 DSI 硬核，包括 DSI 工作的必要配置以及显示屏参数的配置。CPU 的工作流程如下图所示。



图 4- 1-2 RISC-V 工作流程

主程序代码如下图所示，先配置 DSI 的工作模式，然后配置 LCD，最后控制 LED 闪烁。

```
int main(void)
{
    dsi_0_configure();
    lcd_screen_config();

    while(1)
    {
        LED_High();
        delay_1ms(1000);
        LED_Low();
        delay_1ms(1000);
    }

    return 0;
}
```

图 4- 1-3 主程序代码

fpga 部分主要配置测试视频源的分辨率和 LCD 显示屏分辨率一致，如下图所示。

```
video_source #(
    .HTOTAL ( 1341 ),
    .HSA    ( 10   ),
    .HBP    ( 50   ),
    .HFP    ( 80   ),

    .VTOTAL ( 1981 ),
    .VSA    ( 3    ),
    .VBP    ( 23   ),
    .VFP    ( 35   )
)u_video_source(
    .I_clk          ( S_pixel_clk    ),
    .I_rst          ( S_rst          ),

    .I_config_done  ( 1'b1           ),

    .O_rgb24b_vsync ( S_source_vsync ),
    .O_rgb24b_hsync ( S_source_hsync ),
    .O_rgb24b_de    ( S_source_de    ),
    .O_rgb24b_data  ( S_source_data  )
);
```

图 4- 1-4 video source 分辨率配置

4.1.3 演示方法

首先下载 FPGA 的位流文件，然后下载 CPU 的程序，屏幕被完成配置后就能够被正常点亮，如下图所示。

图 4- 1-5 LCD 点亮

4.1.4 工程文件

本例程可以在 SF102 开发板上进行下载位流进行测试。提供的文件如下表所示。

表 4- 1-1 演示工程说明

参数	说明
Reference Design	Yes
RTL Language	Verilog/VHDL
Test bench	N/A
Test bench Format	Verilog
Simulation	RTL
C	Yes
IP Model	Yes
Project Platform	SF102 开发板
TD Version	TD5.6.53426

4.2 CPU 通过 AHB 总线访问 FPGA

4.2.1 环境描述

串口基本设置如下图所示：波特率 115200，数据位 8，停止位 1。



图 4- 2-1 串口基本设置图

4.2.2 功能描述

设计框图如下图所示，ahb_to_register 模块是 fpga 侧 ahb 总线读写寄存器模块，用户可以通过这个模块自定义输入输出寄存器，CPU 通过 ahb 总线连接到 ahb_to_register 模块，以此来访问 fpga 侧的数据。在本例程中，ahb_to_register 模块定义了一个 32 位 fpga 版本号端口，一个 1 位 led 控制

端口，CPU 通过 ahb 总线读取 fpga 版本号并通过串口打印出来，同时通过 ahb 总线控制 fpga 侧的 io，以此来点亮一个 led 灯。



图 4- 2-2 设计框图

fpga 侧的 ahb_to_register 模块例化如下图所示，自定义了两个端口，fpga 版本号 I_pl_version 和 led 控制端口 O_pl_led。fpga 版本号设定为 22060901，led 控制端口直接输出到 io 上。

```
ahb_to_register u_ahb_to_register(
    .I_ahb_clk        ( S_clk_70m              ),
    .I_rst            ( S_rst                  ),

    .I_ahb_htrans     ( S_ahb_htrans_master    ),
    .I_ahb_hwrite     ( S_ahb_hwrite_master    ),
    .I_ahb_haddr      ( S_ahb_haddr_master     ),
    .I_ahb_hsize      ( S_ahb_hsize_master     ),
    .I_ahb_hburst     ( S_ahb_hburst_master    ),
    .I_ahb_hprot      ( S_ahb_hprot_master     ),
    .I_ahb_hmastlock  ( S_ahb_hmastlock_master ),
    .I_ahb_hwdata     ( S_ahb_hwdata_master    ),
    .O_ahb_hrdata     ( S_ahb_hrdata_master    ),
    .O_ahb_hresp      ( S_ahb_hresp_master     ),
    .O_ahb_hready     ( S_ahb_hready_master    ),

    .I_pl_version     ( 32'h22060901           ),
    .O_pl_led         ( O_led                  )
);
```

图 4- 2-3 ahb_to_register 模块例化

ahb 总线的起始地址是 0x40000000，在 ahb_to_register 模块中 I_pl_version 和 O_pl_led 的偏移地址分别是 0x0 和 0x4，因此在 c 代码中先设定两个端口的地址，如下图所示。

```
#ifndef APPLICATION_INC_PL_REGISTER_CONTROL_H_
#define APPLICATION_INC_PL_REGISTER_CONTROL_H_

#include "nuclei.h"

#define AHB_REGISTER_BASE_ADDR 0x40000000

volatile uint32_t *PL_VERSION = AHB_REGISTER_BASE_ADDR + 0x0;
volatile uint32_t *PL_LED     = AHB_REGISTER_BASE_ADDR + 0x4;

#define pl_version *PL_VERSION
#define pl_led     *PL_LED
```

图 4- 2-4 端口地址设定

因此通过读写 pl_version 和 pl_led 这两个宏定义就可以直接访问 ahb_to_register 模块中 I_pl_version 和 O_pl_led 这两个端口。主函数的代码如下图所示，先读取 fpga 版本号，通过 printf 函数打印出来，然后控制 led 的闪烁。

```
int main(void)
{

    printf("the fpga version = %X\n",pl_version);

    while(1)
    {
        pl_led = 1;
        delay_1ms(500);
        pl_led = 0;
        delay_1ms(500);
    }

    return 0;
}
```

图 4- 2-5 主函数代码

4.2.3 演示方法

首先下载 FPGA 的位流文件，连接串口到电脑，然后下载 CPU 的程序，可以看到打印出来的 fpga 版本号就是代码中设定的值，如下图所示，同时 led 灯闪烁。



图 4- 2-6 串口打印输出

4.2.4 工程文件

本例程可以在 SF102 开发板上进行下载位流进行测试。提供的文件如下表所示：

表 4- 2-1 演示工程说明

参数	说明
Reference Design	Yes
RTL Language	Verilog/VHDL
Test bench	N/A
Test bench Format	Verilog
Simulation	Yes
C	Yes
IP Model	Yes
Project Platform	SF102 开发板
TD Version	TD5.6.53426

4.3 动态图片显示

4.3.1 环境描述

显示屏和 SF102 开发连接关系如下图所示。

图 4-3-1 开发和 LCD 连接

SD 卡中事先存放了 20 张 bmp 图片，如下图所示。

图 4-3-2 SD 卡中的图片

4.3.2 功能描述

设计框图如下图所示，整个应用设计深度融合了 CPU 和 FPGA 的工作特点，把功能多变但实时性低的控制部分由 CPU 实现，功能单一但实时性高的显示逻辑部分由 FPGA 实现，取长补短，使得整个系统的灵活性和实时性相比于单一 CPU 或者 FPGA 都大大提高了。



图 4-3-3 设计框图

事先设计好时长为 2 秒，帧率为 10 帧每秒，分辨率为 800*400 的循环动画，导出为 20 帧 bmp 图片，

存入到 SD 卡中。

CPU 上移植了 Fatfs 文件系统，使得 CPU 可以读取 SD 卡中的文件，系统开始运行时，CPU 先配置 FPGA 侧的运行环境，先配置 MIPI DSI 的工作模式，然后通过 AHB_to_Register 模块控制 PSRAM_MUX，把 PSRAM 的读写通道切换为 CPU 侧。

CPU 从 SD 卡中按照图片顺序读取 bmp 图片，同时根据读取图片的大小配置叠加模块 mixer 画中画窗口的大小。之后通过 AHB_to_PSRAM 模块把图片数据按照 RGB565 格式写入到 PSRAM 中。

CPU 把所有图片存储到 PSRAM 中之后，切换 PSRAM_MUX 的读写通道为 FPGA 侧，然后打开 FPGA 侧显示使能，video_source 模块会根据显示屏的分辨率生成 1200*1920 的视频源，mixer 会根据 MCU 配置的显示窗口的大小把从 PSRAM 中取出的图片叠加在视频源上，由于视频叠加对于数据的实时性要求较高，需要 ping_pong_buffer 模块事先准备好需要叠加的视频数据。video_out 模块用于把图像数据从 PSRAM 中取出，display_addr_control 模块用来控制 PSRAM 读取的地址，保证图片是按照顺序依次读出。

视频数据叠加完成之后通过 DSI 接口把视频数据通过 MIPI 发送给 LCD 显示屏显示。

4.3.3 演示方法

首先下载 FPGA 的位流文件，连接串口到电脑，然后下载 CPU 的程序，可以看到打印出来的程序运行的日志，如下图所示。



图 4-3-4 串口打印输出

图片加载完成之后 LCD 开始显示图片，如下图所示。

图 4-3-5 图片显示

4.3.4 工程文件

表 4- 3-1 演示工程说明

参数	说明
Reference Design	Yes
RTL Language	Verilog
Test bench	Yes
Test bench Format	Verilog
Simulation	Yes
C	Yes
IP Model	Yes
Project Platform	SF102 开发板
TD Version	TD5.6.53426

4.4 128*32 OLED 点阵屏显示

4.4.1 环境描述

SF102 开发板上集成了一块 128*32 分辨率的点阵 OLED 显示屏，如下图所示，用于显示一些轻量化的信息以及简单的图片。



图 4-4-1 OLED 点阵显示屏

4.4.2 功能描述

OLED 显示屏通过 IIC 接口驱动，在本例程中，CPU 通过 GPIO 模拟 IIC 的方式驱动 OLED 显示屏，显示了一幅分辨率为 128*32 的黑白图片。

首先对图像进行处理，先将图片缩放成 128*32 分辨率，然后对图片进行二值化处理，如下图所示，然后在取模软件中进行取模，生成显示数据。

图 4-4-2 图片处理

程序运行的流程如下图所示，首先进行 OLED 初始化，配置屏幕内部的寄存器，然后清屏，写入图像数据，然后开启滚动，延时一段时间后关闭滚动，延时一段时间后再开启滚动。



图 4-4-3 程序运行流程

主函数如下图所示。

```
int main(void)
{

    anlogic_log_display();

    while(1)
    {

        LED_High();
        display_horizontal_scroll_enable();
        delay_1ms(2340);
        LED_Low();
        display_horizontal_scroll_disable();
        delay_1ms(4000);
    }

    return 0;
}
```

图 4-4-4 主函数代码

4.4.3 演示方法

首先下载 FPGA 的位流文件，然后下载 CPU 的程序，可以看到 OLED 显示屏能够显示预选取模好的图片，同时开始滚动显示，如下图所示。



图 4-4-5 OLED 显示屏点亮

4.4.4 工程文件

表 4- 4-1 演示工程说明

参数	说明
Reference Design	Yes
RTL Language	Verilog
Test bench	Yes
Test bench Format	Verilog
Simulation	Yes
C	Yes
IP Model	SERDES IP
Project Platform	SF102 开发板
TD Version	TD5.6.53426

4.5 CPU 通过 FPGA 加速神经网络相关计算

4.5.1 环境描述

串口基本设置如下图所示：波特率 115200，数据位 8，停止位 1。



图 4-5-1 串口基本设置图

4.5.2 功能描述

系统架构如图 4-5-2 所示，协处理器为 CPU 的从机，同时也是总线上的主机，可以访问总线上的内存资源。本设计中默认 CPU 的访存优先级高于协处理器。协处理器充分利用了 PSRAM 可突发读写连续的 1K Byte 的特性，大大减少了内存的访问开销，计算部分采用流水线设计，可提高设计频率，增加吞吐量。

通过 CPU 配置协处理器的用户寄存器（详见表 4-5-1）以使能计算，协处理器根据不同的配置进行不同方式的计算。

向量叉乘计算模式下：协处理器根据配置的向量长度以及向量起始地址，访问 PSRAM。第一次突发读取，将数据存入内置的数据缓存中；第二次突发读取时，每取出一个数据，就与数据缓存中对应的数据进行成累加，最终得到计算结果。同时如果需要计算类似于 A * B、A * C、A * D 这样的计算，可以选择不更新数据缓存以减少访存时间，可显著提高计算性能。

一维卷积计算模式下：根据配置寄存器，协处理器判断是否需要更新 Kernel 的数据缓存。再根据用户寄存器（kernel 长度，kernel 滑动的长度、kernel 滑动的次数）来实现一个一维滑动计算的效果。计算与向量叉乘的计算相似，每次取出数据便送入累加器计算。



图 4-5-2 设计框图

FPGA 侧的 CNN_CoProcessor 模块例化如下图所示，该模块与 CPU 主机、各种外设从机一同连接到 ahb_interconnect 模块构成整个系统。

```
CNN_CoProcessor                     u_CNN_CoProcessor
(
    .hclk                           (hclk               ),
    .hresetn                        (pll_lock           ),
    .s_hsel_i                       (hsel_s2            ),
    .s_haddr_i                      (haddr              ),
    .s_hwrite_i                     (hwrite             ),
    .s_hsize_i                      (hsize              ),
    .s_hburst_i                     (hburst             ),
    .s_hprot_i                      (hprot              ),
    .s_htrans_i                     (htrans             ),
    .s_hmastlock_i                  (hmastlock          ),
    .s_hready_i                     (                   ),
    .s_hwdata_i                     (hwdata             ),
    .s_hreadyout_o                  (hreadyout_s2       ),
    .s_hresp_o                      (hresp_s2           ),
    .s_hrdata_o                     (hrdata_s2          ),
    //
    .m_hready_i                     (ml_hready          ),
    .m_hresp_i                      (ml_hresp           ),
    .m_hrdata_i                     (ml_hrdata          ),
    //
    .m_haddr_o                      (ml_haddr           ),
    .m_hwrite_o                     (ml_hwrite          ),
    .m_hsize_o                      (ml_hsize           ),
    .m_hburst_o                     (ml_hburst          ),
    .m_burst_len_o                  (ml_burst_len       ),
    .m_hprot_o                      (ml_hprot           ),
    .m_htrans_o                     (ml_htrans          ),
    .m_hmastlock_o                  (ml_hmastlock       ),
    .m_hwdata_o                     (ml_hwdata          ),
    .cnn_cpu_trans_i                (m0_htrans[1] ),
    .cnn_calc_done_o                (cnn_calc_done_o    )
);
```

图 4-5-3 CNN_CoProcessor 模块例化

CNN_CoProcessor 在系统中的起始地址为 0x41000000，相关的寄存器的偏移地址详见表 4-5-1。因此在 C 代码层面上的抽象如下图所示。

```
#define CNN_CoP_BASE              (0x41000000UL)      /*!< CNN_CoP Base Address */
#define __IOM    volatile

typedef struct {  /*!< CNN_CoP Structure */
    __IOM uint32_t CCUCR;
    __IOM uint32_t CCUSR;
    __IOM uint32_t SIGSELR;
    __IOM uint32_t INOFFSETCR;
    __IOM uint32_t KEROFFSETCR;
    __IOM uint32_t INDEPTHCR;
    __IOM uint32_t INPUTADDRCR;
    __IOM uint32_t KERNELADDRCR;
    __IOM uint32_t ACCOUTR;
    __IOM uint32_t MODECR;
    __IOM uint32_t RFBUFCR;
    __IOM uint32_t INCRLENCR;
    __IOM uint32_t INCRFREQCR;
    __IOM uint32_t OUTPUTADDRCR;

} CNN_CoP_TypeDef;

#define CNN_CoP       ((CNN_CoP_TypeDef *) CNN_CoP_BASE)

void hard_CNN(CNN_CoP_TypeDef* cnn_cop, char* kernel_array,char* input_array,
        int sign_sel,int input_offset,int kernel_offset,int INDEPTH
        ,int incrlen,int incrfreq,int* output_array);

void hard_VEC(CNN_CoP_TypeDef* cnn_cop, char* kernel_array,char* input_array,
        int sign_sel,int input_offset,int kernel_offset,int INDEPTH,int rfbuf);
```

图 4-5-4 端口地址设定及操作函数的声明

MCU 通过上图中的两个函数配置寄存器，以加速不同类型的计算。

可加速的计算类型：

向量叉乘：两个向量中规定长度内的所有元素，对应相乘再相加。

一维卷积：如下图，kernel 向量在 input 向量按照软件定义的 step 长度以及滑动次数进行滑动，并对 kernel 所覆盖的元素进行相应的卷积（乘累加）计算。计算结果存储在软件指定的内存地址中。

使用限制：

仅可计算 8bit 数据类型。

支持的 Kernel size：1 * n（n 取决于滑动次数和 input 的起始地址）。

每次用作计算的元素，和输出结果所占用的内存空间，均不能跨越 1k byte 的边界（PSRAM 的突发长度为 1k byte）。

考虑 Demo 的演示属性，输出采用 word 大小（32bit）。

用户寄存器说明：

表 4-5-1 用户寄存器说明

寄存器名称	位宽	地址	功能描述
CCUCR	1	0x00	使能协处理器进行计算，高有效
CCUSR	1	0x04	指示协处理器的状态，0：正在计算；1：计算完成
SIGSELR	1	0x08	指示计算是否有符号扩展，0：零扩展；1：符号扩展
INOFFSETCR	9	0x0C	input 数据的 offset
KEROFFSETCR	9	0x10	kernel 数据的 offset
INPUTLENCR	11	0x14	每次计算的数据长度
INPUTADDRCR	32	0x18	input 数据在内存中的起始地址
KERNELADDRCR	32	0x1C	kernel 数据在内存中的起始地址
ACCOUTR	32	0x20	协处理器的结果寄存器
MODECR	1	0x24	协处理器的计算模式寄存器。0：向量叉乘；1：卷积
RFBUFCR	1	0x28	是否刷新 kernel/vector1 buffer，高有效
INCRLENCR	10	0x2C	kernel 每次滑动的距离
INCRFREQCR	10	0x30	kernel 滑动的次数。最大为 255
OUTPUTADDRCR	32	0x34	一维滑动卷积模式下，输出结果的起始地址。要求按字对齐

使用说明：

向 KERNELADDRCR、INPUTADDRCR 分别写入待计算的 kernel、input 地址。

通过 MODECR 寄存器控制协处理器的计算模式。

通过 INPUTLENCR 寄存配置每次计算的长度。

根据是否更换 kernel 或 vector1，选择是否将 RFBUF 置位。

如果使用卷积模式，需要额外配置 INCRLENCR，INCRFREQCR，OUTPUTADDRCR 来配置滑动步长，滑动次数，输出的起始地址。

将 CCUCR 置位，开始计算。

最后，轮询 CCUSR 或等待中断以获取结果。

资源消耗如下图所示：

LE	LUT	RIPPLE	SEQ	BRAM	DSP	PSRAM
1237	1133	104	548	6	1	1

图 4-5-5 资源消耗

4.5.3 演示方法

首先下载 FPGA 的位流文件，连接串口到电脑，根据不同的测试模式更改 application 目录下 main.c 文件的 MODE 宏值（图 4-5-6），编译并下载 RISC-V 的程序，可以看到打印出来的测试的结果和耗时(以 CPU 的 tick 为单位)，如图 4-5-7、图 4-5-8 所示。

```
main.c
1 #include "nuclei_sdk_soc.h"
2 #include "system_nuclei.h"
3 #include "cnn.h"
4 #define CNN 1
5 #define VEC 0
6 #define MODE VEC
```

图 4-5-6 演示模式配置

MODE 配置为 CNN，进行一维卷积运算的演示，如下图，由于图片尺寸限制未能展示全部。以分割线为界，输出的前半部分数据为软件的计算结果，后半部分为硬件计算的结果。可以通过比对查看计算的结果是否正确。

```
2ec08
2ef09
2f20a
2f50b
2e70c
2ab0d
1d10e
1260f
4a10
1811
Hardware cost time : 14510
Software cost time : 75730
```

图 4-5-7 CNN 演示模式串口输出

MODE 配置为 VEC，进行向量叉乘运算的演示，如下图，展示了连续两次的向量叉乘计算的软硬件结果和耗时。

```
Software result = fab800
Hardware result = fab800
Hardware cost time : 6289
Software cost time : 86317
-------------------------------
Software result = d38800
Hardware result = d38800
Hardware cost time : 2430
Software cost time : 71537
-------------------------------
```

图 4-5-8 VEC 演示模式串口输出

4.5.4 工程文件

表 4- 5-2 演示工程说明

参数	说明
Reference Design	Yes
RTL Language	Verilog
Test bench	Yes
Test bench Format	Verilog
Simulation	Yes
C	Yes
IP Model	Yes
Project Platform	SF102 开发板
TD Version	TD5.6.53426

5 参考文献

1) 《TN816_安路科技 SF102_DEMO 板使用指南》

2) 《TN817_SF1 MCU 用户指南》

3) 《TN803_SF1 DSI 用户使用说明》

6 版本信息

日期	版本	修订记录
2022/7/04	1.0	首次发布中文版

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。